輸出通道數(shù)：4ch。
輸出電壓：DC?10?10V。
輸出電流：DC0～20mA。
轉(zhuǎn)換速度：20μs/ch。
分辨率：1/20000。
通過報(bào)警監(jiān)視連接設(shè)備的狀態(tài)。
［報(bào)警輸出功能］
過程報(bào)警。
在數(shù)字量運(yùn)算值進(jìn)入預(yù)先設(shè)定的范圍內(nèi)時(shí)，輸出報(bào)警。
變化率報(bào)警。
在數(shù)字量輸出值的變化率過大(大于變化率報(bào)警上限值)或過小(小于變化率報(bào)警下限值)時(shí)，輸出報(bào)警L26CPU-BT
實(shí)現(xiàn)穩(wěn)定測(cè)量
［通道間隔離］
通道間已隔離，可防止各通道中連接的傳感器間的串?dāng)_，從而實(shí)現(xiàn)穩(wěn)定測(cè)量。
實(shí)現(xiàn)高速、平滑的連續(xù)模擬量輸出。
［波形輸出功能］
配備了業(yè)界首創(chuàng)的波形輸出功能。
可將預(yù)先準(zhǔn)備的波形數(shù)據(jù)導(dǎo)入到模擬量輸出模塊中，并按設(shè)定的轉(zhuǎn)換周期進(jìn)行模擬量輸出的功能。
不受順序掃描時(shí)間影響，實(shí)現(xiàn)高速、平滑的模擬量輸出。輸入點(diǎn)數(shù)：64點(diǎn)。
額定輸入電壓：DC24V。
公共端方式：32點(diǎn)/公共端。
輸入輸出占用點(diǎn)數(shù)：64點(diǎn)（I/O分配：輸入64點(diǎn)）。
外部配線連接方式：40針連接器兩個(gè)。
輸入輸出模塊也稱為控制模塊，在有控制要求時(shí)可以輸出信號(hào)，
或者提供一個(gè)開關(guān)量信號(hào)，使被控設(shè)備動(dòng)作，
同時(shí)可以接收設(shè)備的反饋信號(hào)，以向主機(jī)報(bào)告，
是火災(zāi)報(bào)警聯(lián)動(dòng)系統(tǒng)中重要的組成部分，
市場(chǎng)上的輸入輸出模塊都可以提供一對(duì)無源常開/常閉觸點(diǎn)，
用以控制被控設(shè)備，部分廠家的模塊可以通過參數(shù)設(shè)定，
設(shè)置成有源輸出，相對(duì)應(yīng)的還有雙輸入輸出模塊、多輸入輸出模塊等等。輸入輸出（DC/差動(dòng)）。
輸入點(diǎn)數(shù)：12點(diǎn)（DC5V/DC24V/差動(dòng)通用）。
脈沖輸入速度：最高8M pulse/s（2MHz）。
輸出點(diǎn)數(shù)：8點(diǎn)（DC5V～DC24V）6點(diǎn)（差動(dòng)）。
脈沖輸出速度：最高8M pulse/s（2MHz）。
高速且穩(wěn)定的輸入輸出響應(yīng)
可實(shí)現(xiàn)不受CPU模塊的運(yùn)算處理和總線性能影響的高速響應(yīng)，
通過硬件處理實(shí)現(xiàn)穩(wěn)定的輸入輸出響應(yīng)。
LD40PD01內(nèi)配備了外部輸入輸出接口及FPGA，
因此可實(shí)現(xiàn)不受CPU模塊掃描時(shí)間和總線性能影響的高速控制（實(shí)現(xiàn)μs指令的輸入輸出響應(yīng)時(shí)間）。
可實(shí)現(xiàn)穩(wěn)定輸入輸出響應(yīng)（處理時(shí)間的偏差為ns級(jí)）。
通過直觀的專用工具進(jìn)行FPGA設(shè)定。
在FPGA設(shè)計(jì)過程中可省去以往必須的設(shè)計(jì)處理（ HDL記述、邏輯合成和時(shí)間驗(yàn)證），
減少作業(yè)工時(shí)。收到產(chǎn)品后可立即使用專用工具進(jìn)行動(dòng)作驗(yàn)證，可大幅縮短設(shè)計(jì)工時(shí)。控制軸數(shù)：最大4軸。
運(yùn)算周期：0.88ms。
插補(bǔ)功能：線性插補(bǔ)（最大4軸）,2軸圓弧插補(bǔ)補(bǔ)。
色標(biāo)檢測(cè)信號(hào)：4點(diǎn)。
色標(biāo)檢測(cè)設(shè)置：4設(shè)定。
只需要使用PLC程序就可以輕松實(shí)現(xiàn)同步控制、凸輪輪控制、速度?轉(zhuǎn)矩（推壓控制）等多種高級(jí)運(yùn)動(dòng)控制。
標(biāo)準(zhǔn)配備有同步編碼器及色標(biāo)檢測(cè)功能等必要功能。
可以無程序進(jìn)行設(shè)定。有MELSOFT強(qiáng)勁的支持。
能夠完全套用LD77MH的舊程序。
讓運(yùn)動(dòng)控制更簡(jiǎn)單。